Skip to content

好的,我们接着上一节的话题往下走。

上一节我们搞定了 EET 的基本框架,手里有了 ZDZN 这把尺子,也知道了怎么用量级关系(阻抗不等式)去定性判断影响大小。但光说不练假把式,当你面对一张真实的、乱七八糟的电路图时,怎么把这套理论「嵌入」进去?

这一节,我们就要干三件事:

  1. 用最简单的电路,演示一遍「肉眼」推导传递函数的流程——你会看到 EET 是如何把代数噩梦变成直观观察的。
  2. 处理一个「寄生参数」的典型场景:电容 ESR。这东西在理想模型里通常是被忽略的,但现实中它往往是麻烦的制造者。
  3. 最后,我们来一次硬仗:SEPIC 变换器。这是一个四阶系统,直接推导极其痛苦,但用 EET 拆解后,你会看清它复杂响应背后的简单骨架。

16.2 EET 实战演练

16.2.1 简单传递函数的肉眼推导

来看这样一个 RC 网络变种。我们的目标是求出传递函数 G(s)=v2(s)/v1(s),并且要求是写成那种标准的、因式分解的「极点-零点」形式。

如果用传统方法,列节点方程、解行列式,这当然能算出来,但这不仅容易出错,而且算完你也看不出来这个函数的物理意义在哪里。

我们要换个思路。请把电容 C 想象成一个后来被插进电路的「额外元件」。

这里有个反直觉的操作: 为了用 EET,我们需要定义一个「原始状态」。在这个例子里,最聪明的做法是把「电容开路」定义为原始状态。为什么?因为当 C 开路时,电路瞬间退化成一个纯电阻网络。

所以,我们的策略是:

  1. 先算 C 开路时的原始传递函数 Gbase
  2. 算从 C 往里看进去的戴维南阻抗 ZD
  3. 算双注入阻抗 ZN
  4. 把它们套进 EET 公式。

自编数值约定:为了让推导有抓手,我们给这个网络起几个名字——从输入 v1 一路串到输出,依次是 R1R3R4v2 取自 R4 上);电容 C 则从某个中间节点经 R2 拉到地。你不用记死,关键是后面每一步都在这个「四电阻一电容」的骨架上演化。

第一步:原始状态

C 开路时,电路就是一个简单的电阻分压器。v2 就是 v1R4 上的分压。

Gbase=R4R1+R3+R4

这一步应该是秒出的。

第二步:求 ZD

ZD 是什么?是把独立源 v1 置零(短路),然后把电容拔掉,从那个端口往里看的阻抗。

从端口往左看,是 R2 串联 (R1||(R3+R4))。 注意这里 R3R4 是串联的,因为输出端 v2 是悬空的(测阻抗时输出不加负载,或者说 ZD 定义里就不包含负载效应,除非负载包含在电路内)。

所以:

ZD=R2+R1||(R3+R4)

第三步:求 ZN

这是最容易晕的一步。 我们在 C 的位置注入一个电流源 i(s)。现在不仅输入 v1 存在,我们还要调节 i(s) 的大小,强行让输出 v2 归零(Null)。

v2 被强制为 0 的前提下,端口电压 v(s) 除以注入电流 i(s) 就是 ZN

让我们顺着信号流走一遍:

  1. 因为 v2=0,电阻 R4 上没有电流。
  2. 因为 R4 没电流,串联的 R3 也没电流,所以 R3 上的压降也是 0。
  3. 这意味着 R3R4 连接的那个节点(图中的 v3)电位也是 0,和地一样。

既然 v3 是地电位,那么从端口注入进来的电流 i(s) 只能往哪儿流?只能流过 R2 回去(流向 v1 源的地)。 所以端口的电压 v(s) 就是 i(s)R2

这一步非常关键:在双注入条件下,电路的拓扑结构往往会发生本质的简化

所以:

ZN=v(s)i(s)|v20=R2

你会发现 ZN 甚至比 ZD 还要简单。

第四步:组装

现在把 ZDZN 和电容阻抗 Z=1/sC 塞进 EET 的标准公式:

G(s)=Gbase1+ZZN1+ZZD

代入刚才的结果:

G(s)=(R4R1+R3+R4)1+1/sCR21+1/sCR2+R1||(R3+R4)

整理一下系数,把 sC 往上挪:

G(s)=(R4R1+R3+R4)1+sCR21+sC[R2+R1||(R3+R4)]

完成了。 看一眼这个结果:分子是一个零点,分母是一个极点。这不是算出来的,这几乎是看出来的。


16.2.2 一个「未被建模」的元件:电容 ESR

接下来这个例子,更贴近工程实际。

想象一个标准的二阶 RLC 低通滤波器:电感 L 串在输入和输出之间,电容 C 从输出端接到地,负载电阻 R 并在 C 两端。在教科书里,我们经常把电容当成理想的。但在这个世界上,没有什么是免费的——电容也有电阻,也就是 ESR(Resr)。

假设我们在第一版设计里忽略了这个 Resr,算出了理想的传递函数 G(s)。现在老板或者客户说:「把 ESR 的影响加进去看看」。

怎么办?重写一遍节点方程? 别傻了。这正好是 EET 的拿手好戏。把 Resr 当作那个「额外元件」。

第一步:基准模型

我们把 Resr0(短路)的状态当作基准模型。这就是那个经典的理想 RLC 滤波器:

Gbase(s)=11+sLR+s2LC

第二步:应用 EET

现在我们要把 Resr 加回去。把 Resr 所在的位置看作一个端口。

此时,Z=Resr。 根据 EET:

G(s)=Gbase(s)1+ResrZN1+ResrZD

现在的问题变成了:在这个 RLC 电路的端口里,ZDZN 是什么?

第三步:求 ZD

输入短路(v1=0)。 从端口往里看是什么?是电感 L 和负载电阻 R 并联,然后再和电容 C 串联。 写成公式:

ZD=1sC+(sL||R)=1sC+sLRR+sL=1+sLRsC(1+sLR+s2LCR)通分后的形式

或者保持简单的阻抗和形式:

ZD=1sC||(R+sL)(注意这里是容抗与感性支路串联后的并联)

原文给出的推导结果是:

ZD(s)=1+sLRsC(1+sLR+s2LC)

第四步:求 ZN

这步有点意思。 我们注入电流 i,调整它使得输出 v2=0。 如果 v2=0,意味着 R 两端没电压,也没电流。电感 L 也相当于悬空(因为和 R 串联)。 那么注入的电流 i 全部流过了电容 C。 所以端口的电压 v 就完全取决于电容的压降:v=i1sC

所以:

ZN=vi|null=1sC

第五步:洞察结果

ZDZN 带回去,结果变成这样:

G(s)=Gbase(s)1+sCResr1+Resr/ZD(s)

看分子项 (1+sCResr)。 这告诉我们什么?ESR 在传递函数里引入了一个左半平面零点,频率 ωz=1/(ResrC)。这是一个非常著名的结论:电容的 ESR 会产生一个零点,这个零点会提升高频段的增益(有时候是好事,有时候是坏事)。

再看看分母项。如果 Resr 很小(理想情况),分母那一坨东西就近似于 1,不影响极点。但如果 Resr 大到一定程度,它就开始啃食分母了,改变系统的 Q 值和极点频率。

让我们看个具体的数字例子: L=100μH,C=1μF,R=100Ω。 谐振频率大概在 16kHz 左右。 在这个频率点,电感的感抗 ωL 大概是 10Ω。 那么 ZD 在谐振点的值是多少呢?实际上就是特征阻抗 R0=L/C=10Ω 左右。

如果我们的 Resr 只有 0.1Ω,那 ResrZD,分母项 1+Resr/ZD1,EET 修正项几乎不起作用——这就是为什么我们经常忽略小 ESR。 但如果 Resr2Ω 呢? 在谐振点,分母项会变成 1+2/10=1.2。 这意味着系统的 Q 值会从原本的 10 降低到 10/1.2=8.3。 ESR 在这里充当了一个天然的「阻尼电阻」。如果你发现你的 LC 滤波器振铃太强,有时候换一个大 ESR 的电容(或者额外串个电阻)反而能解决问题——这就是 EET 给你的直觉。


16.2.3 SEPIC 变换器:硬骨头

好,热身结束。现在上主菜。

SEPIC(Single-Ended Primary Inductance Converter)是个什么玩意?它是拓扑结构里的怪胎。优点很多(输入输出同相、能升能降、隔离),但它的小信号模型是噩梦般的四阶系统。

它的平均开关模型里,输入电感、输出电感、一个耦合电容 C1、输出电容、还有一个等效直流变压器,全搅在一块儿。如果你直接对这套平均模型列方程写传递函数,你会得到一个满是 s 的四次多项式。解完之后,你面对着一堆系数,完全不知道哪个极点对应哪个元件,更别提怎么补偿了。

但是,如果你带着 EET 的眼镜看这套模型,你会发现一个有趣的事实: 所有的麻烦,几乎都来自那个耦合电容 C1

如果没有 C1,输入和输出就被那个直流变压器隔离开了,电路瞬间变成一个我们很熟悉的 Buck-Boost 变换器。

所以,我们的战略方针是:

  1. 先把 C1 移除(开路),得到一个简化的「有效 Buck-Boost」模型。这一步算出来的传递函数我们记为 Gvdbb
  2. 再把 C1 加回去,利用 EET 把它当作额外元件,计算修正因子。

这比硬解四次方程要优雅得多。

基准模型:有效 Buck-Boost

C1(也就是 Z0,短路,或者说交流接地时),或者我们在推导基准时假设 C1 开路(Z),这需要注意一下。根据 EET 的定义,我们需要选择一个「额外元件」被移除的状态。在这里,我们选择 C1 开路(即 Z)作为原始状态。

在这个状态下,SEPIC 退化成了一个标准的 Buck-Boost。 它的控制到输出传递函数 Gvdbb(s) 长这样(我们在第 7 章应该见过):

Gvdbb(s)=Gd01sωz1+sQ0ω0+(sω0)2

这里有个关键点:分母是二阶的(有两个极点),分子里有一个右半平面零点(RHP Zero)。这是 Buck-Boost 的标配。

现在,我们要把 C1 加回去。 根据 EET:

Gvd(s)=Gvdbb(s)1+ZZN1+ZZD

其中 Z=1/sC1

现在的挑战是求 ZNZD。这比前面的 RC 电路要复杂一点,因为里面有变压器和受控源。

求解 ZN(双注入)

我们在 C1 的位置注入电流 i^test,同时调节它,强行让输出 v^=0。 此时,输入扰动 v^g 设为 0,只保留 d^ 的扰动。

这一步的推导过程有点绕,我们跟着电流走:

  1. 既然 v^=0,负载电阻 RC2 上都没电流。
  2. 那么变压器次级的电流就完全取决于受控源 Di^/D
  3. 注入的电流 i^test 只能流向 L2
  4. L2 上的压降是 sL2i^test。这个电压也出现在变压器次级。
  5. 通过变压器变比,可以推算出初级电压,进而算出 L1 上的电压。

经过一番代数操作(原文 Eq 16.50-16.52),我们得到了 ZN 的表达式:

ZN(s)=s(L1+L2)1sωzN1sωz

注意这个形式。它也是感性的(低频是 s(L1+L2))。 重点来了:它里面有 RHP 零点和 RHP 极点! 这是双注入阻抗的一个特性:ZN 不是无源阻抗,它可以是负的,甚至包含右半平面的奇点。 这意味着那个修正因子 (1+Z/ZN) 会引入新的振荡模式,而且这些模式是不稳定的(右半平面)。

求解 ZD(驱动点阻抗)

ZD 是把所有独立源(v^gd^)都置零后,从 C1 往里看的阻抗。 这步比求 ZN 简单点,因为不需要满足零输出条件。但这还是个三阶网络(L1,L2,C2)。 经过推导(Eq 16.55),ZD 也是一个类似的形式:

ZD(s)=s(L1+L2)

低频看也是感性的,s(L1+L2)。 有趣的是,ZD 的分母多项式和基准传递函数 Gvdbb 的分母是一模一样的。这说明 ZD 里也包含了那个原本的 LC 谐振极点。

组合起来看大局

现在把 Z=1/sC1ZNZD 放在一起看波特图。

你会发现,在中间频段(比如 3kHz - 4kHz),电容 C1 的阻抗 ZZNZD 的大小差不多,但相位差 180 度。 为什么?因为 Z 是容性的(-90度),而 ZN,ZD 是感性的(+90度)。 这就意味着在修正因子 (1+Z/ZN)(1+Z/ZD) 中,分子分母都会出现大幅度的波动(就是上一节说过的那组「等高线」里最尖锐的尖峰)。

结果就是:SEPIC 的传递函数 Gvd 实际上是在 Buck-Boost 的二阶基础上,又叠加了二阶振荡(修正因子带来的极点和零点)。 总共:四阶系统,三个右半平面零点。 这也就是为什么裸 SEPIC 非常难补偿,相位滞后高达 -600度 甚至更多。


16.2.4 阻尼 SEPIC 的内部谐振

既然问题的根源在于那个修正因子的高 Q 值振荡,那我们能不能把它干掉?

当然可以。还记得我们在 RLC 滤波器里怎么减小 Q 值的吗?加电阻。 在这里,我们不能直接把电阻串在 C1 上,那样会损耗直流功率(C1 要流过直流电流的)。 但是,我们可以加一个「阻尼网络」。

办法是:在 C1 两端并联一个 RbCb 支路。 这个 Cb 是「隔直电容」,防止 Rb 被直流短路烧掉或者消耗直流功率。而在交流频率下,Cb 相当于短路,把 Rb 挂在了 C1 身上。

这样,我们的「额外元件」阻抗 Z 就变了:

Z(s)=1sC1||(Rb+1sCb)=1s(C1+Cb)||Rb近似逻辑

我们的设计目标是:在 ZZNZD 相交的频率点(3-4kHz),让 Z 的阻抗特性变得像电阻一样,而不是纯电容。 也就是说,让 Z 的相位从 -90度 拉回到 0度附近。

这就要求在那个频段,Rb 的阻值要主导整个 Z 的幅值。 如果我们选对了 RbCbZ 的幅值曲线在穿越 ZNZD 时会变平(被电阻 Rb 钳位)。

一旦 Z 变成了电阻性的,相位差就不再是 180 度,修正因子里的那些高 Q 值尖峰也就被抹平了。 加阻尼后的结果是: 原本那些令人闻风丧胆的右半平面零点和额外极点,要么被移到了左半平面,要么变成了低 Q 值的一对对子,甚至互相抵消了。

最终,SEPIC 的传递函数 Gvd(s) 看起来就几乎和那个简单的 Buck-Boost(Gvdbb)一模一样。

这才是 EET 最强大的地方:它不仅帮你算数,还帮你指明了设计的方向。它告诉你哪里是瓶颈(相位交战区),以及该在哪里下刀(加阻尼网络)才能最有效地解决问题。


参考说明:参考自 geqianQWQ 同学阅读《Fundamentals of Power Electronics》的笔记,仅作理解线索;本文为结合自己理解重新整理的学习笔记,不涉及对原书的复制或翻译。

面向嵌入式学习者的硬件学习笔记