Skip to content

第 11 章 磁性元件设计:铁与铜的博弈

章节引子

有一类问题,表面上看是工程问题,实际上是几何问题。

我们在这一章要处理的,正是这样一个问题。

如果你之前设计过 PCB,你可能习惯了那种思路:布线通了,电容焊上了,仿真波形对得上,这事儿就算完了。但在磁性元件——也就是电感和变压器——这里,游戏规则完全变了。

问题在于,你是在跟材料较劲。

你需要储存能量,但储存能量的介质(磁芯)会在能量太满的时候突然罢工(饱和);你需要用铜线绕线圈,但铜线有电阻,会发热,会把你的效率指标烧得一干二净;最要命的是,磁芯的物理形状是固定的,你没法像画电路原理图那样随意连线。

这就像是在玩数独:给定一堆限制条件(电感量、直流电阻、峰值电流、体积),你需要找到一个几何结构,让所有这些条件同时成立。如果算错了,哪怕只是错了一点点,结果只有两个:要么电感饱和,电源炸机;要么线圈过热,甚至烧毁。

这种设计不是靠“试一试”能解决的。我们需要一种能把电气性能(L、R、I)直接映射到物理尺寸(Ac、WA、ℓg)的方法。

这不仅是设计,这是一场关于空间和材料的博弈。这一章的任务,就是找到那个让所有约束都刚好满足的平衡点。


11.1 滤波电感的设计约束

先别急着去翻 Datasheet 选磁芯。在动手之前,我们得先弄清楚,当我们说“设计一个滤波电感”时,我们到底在被什么东西限制着。

这一节会很枯燥,全是公式和约束。但请忍住——这里推导出来的每一个方程,都是后面设计流程的地基。如果你觉得这一节有点像是在推导数学题,那说明你在认真想。

11.1.1 应用场景:Buck 变换器的输出滤波

让我们看一个最经典的场景:一个工作在 CCM(连续导通模式)下的 Buck 变换器,输出端需要一个滤波电感。

在这个场景下,电感值 L 通常是按照电流纹波来选的。我们希望电感电流的纹波峰峰值 Δi 只是满载直流分量 I 的一个小零头,大概也就是 10% 到 20% 的样子——纹波越小,输出电压才越稳。

为了实现这个电感量,并且防止大电流把磁芯“推”到饱和状态,我们在磁路里人为地加了一个气隙(Air Gap)。这个气隙非常关键,它是整个电感设计的灵魂——我们后面会反复提到这一点

设计目标: 获得一个特定的电感量 L。 获得一个可接受的绕组直流电阻 R(这意味着铜损 Pcu 是受控的)。 保证在最恶劣的峰值电流 Imax=I+Δi 下,磁芯绝不饱和

在这个模型里,我们暂时假设磁芯损耗(Core Loss)可以忽略不计,主要的热量来源是铜线的直流电阻。这在低频或直流电感应用中是成立的。

11.1.2 磁路模型与气隙的主导地位

现在我们来看它的几何结构。这看起来是个闭合的磁环,中间有个窗口放线圈,旁边切了个口子(气隙)。

我们可以把它抽象成一个磁路模型,里面有两个“磁阻”串联:

  • Rc:磁芯本身的磁阻。
  • Rg:气隙的磁阻。

根据磁路欧姆定律,磁动势(MMF)等于磁通乘以总磁阻:

ni=Φ(Rc+Rg)

这里有一个反直觉的事实:磁芯材料的磁导率 μc 非常高,而空气的磁导率 μ0 非常低。这意味着,哪怕气隙只有几毫米甚至几微米长,它的磁阻 Rg 也会远远大于磁芯本身的磁阻 Rc

这是一个关键的转折点。

既然 RcRg,那 Rc 这一项在串联电路里简直可以忽略不计。于是公式变成了:

niΦRg

这句话的分量很重:气隙,决定了电感的一切特性。如果你想改变电感量,或者想控制饱和点,你主要是在调整这个气隙,而不是去换一块磁芯材料(虽然材料也有影响,但气隙是老大)。

11.1.3 第一个约束:最大磁通密度(防饱和)

好了,现在来看看我们的第一个硬性指标:别炸

更准确地说,是在最大峰值电流 Imax 流过电感时,磁芯里的磁通密度 B 不能超过饱和磁通密度 Bsat。一旦超过,磁导率瞬间暴跌,电感量瞬间归零,电流瞬间飙升——然后就冒烟了。

我们把磁通 Φ 换成磁通密度 B 乘以截面积 AcΦ=BAc),再利用气隙磁阻的公式 Rg=g/(μ0Ac),代入刚才的近似公式:

ni=(BAc)(gμ0Ac)

消去 Ac,得到:

ni=Bgμ0

现在,把电流 i 换成最大值 Imax,把磁通密度 B 换成我们设定的极限值 Bmax(注意,Bmax 必须小于 Bsat):

nImax=Bmaxgμ0

这就是设计约束 #1

在这个方程里,Imax 是你的电路规格决定的,Bmax 是你选的材料决定的,μ0 是物理常数。未知数只有两个:匝数 n 和气隙长度 g

你看,这其实就是一个几何问题:你想在大电流下保持高磁通,要么多绕几圈(增加 n),要么把气隙切得更长(增加 g)。

11.1.4 第二个约束:电感量达标

光不饱和还不够,我们还得保证它是个电感,而且电感量得对。

电感 L 的定义是磁链对电流的导数,在线性磁路里,它可以表示为:

L=nΦi=n2Rtotal

既然我们前面已经说了气隙磁阻 Rg 是主导,那总磁阻就近似等于 Rg。把 Rg 代进去:

L=n2gμ0Ac=μ0Acn2g

这就是设计约束 #2

这里引入了新的几何变量:磁芯截面积 Ac

这告诉我们要把这两个约束(#1 和 #2)同时满足,Acgn 必须精确配合。如果你只顾着满足防饱和条件(#1),可能电感量 L 会偏大或偏小;如果你只顾着调电感量,可能一不小心就在额定电流下饱和了。

11.1.5 第三个约束:窗口面积(能不能塞进去)

接下来是物理空间的问题。

你看磁芯中间那个空空的洞,叫窗口面积 WA。你的铜线得塞进这个洞里。

如果你每匝线圈的裸铜截面积是 AW,一共绕了 n 匝,那么铜线的总面积理论上就是 nAW

但是,现实很骨感——你永远不可能把窗口填得严丝合缝。铜线是圆的,圆的铺在一起会有空隙;铜线外面有绝缘漆;最要命的是,你可能还需要骨架、绝缘胶带。

所以我们引入一个系数 Ku(Window Utilization Factor,窗口利用系数):

KuWAnAW

这就是设计约束 #3

Ku 是个经验值,一般在 0.5 左右(低压电感)。如果你看到有人算出来的线圈厚得像城墙,那肯定是他把 Ku 估高了。

11.1.6 第四个约束:绕组电阻(效率与温升)

最后,我们来看看电阻。

铜导线是有电阻的。根据电阻公式:

R=ρbAW

这里 ρ 是铜的电阻率,b 是导线总长度。

而导线总长度怎么算?很简单,每一匝的长度(平均匝长,MLT - Mean Length Per Turn)乘以匝数 n

b=n(MLT)

代入电阻公式:

R=ρn(MLT)AW

这就是设计约束 #4

这个约束把你所有的几何参数都锁死了:MLT(取决于磁芯大小)、AW(线径)、n(匝数)。如果为了塞得下而用太细的线,或者为了增加电感量绕太多匝数,电阻 R 就会蹭蹭往上涨,你的效率指标就完蛋了。

11.1.7 终极武器:几何常数 Kg

现在我们有四个方程,一堆未知数。我们需要一种方法,能直接告诉我们:“选这个磁芯,就能搞定这堆指标”。

让我们把前面四个约束里的未知数(n,g,AW)全部消掉。这过程有点枯燥,跳过中间的代数运算,直接看结果:

Ac2WA(MLT)ρL2Imax2Bmax2RKu

注意看左边的这一坨:

Kg=Ac2WAMLT

这就是大名鼎鼎的几何常数 Kg(Core Geometrical Constant)。

这就是我们一直在找的那个“评分卡”。左边的 Kg 完全只和磁芯的几何形状有关(Ac 是截面积,WA 是窗口,MLT 是周长)。右边的这一坨,全是你对电路的电气要求(电感量 L、最大电流 Imax、允许电阻 R 等)。

这个公式极其清晰地揭示了磁件设计的物理本质:

  1. 如果你想要更大的电感量 L,或者承受更大的电流 Imax:分母里的 L2Imax2 变大,你需要更大的 Kg —— 也就是更大的磁芯
  2. 如果你选用了磁导率更高、饱和磁密 Bmax 更好的材料:分母里的 Bmax2 变大,你可以用一个更小的磁芯
  3. 如果你能容忍更高的铜损(即更大的 R:分母变大,你可以用更小的磁芯——代价是发热。
  4. 关于铁和铜的权衡:你可以增加 Ac(多加铁),或者增加 WA(多加铜)。只要保持 Kg 不变,这两种磁芯在你眼里就是等效的。

记住这张评分卡。下一节我们去查磁芯手册时,就是拿着 Kg 去对号入座的。

踩坑提醒Kg 这张评分卡里藏着两个常被新手忽略的“暗坑”。一是 MLT(平均匝长)藏在了分母——意味着同一个 AcWA,瘦高型磁芯(每匝短)比矮胖型(每匝长)铜损更低,这是选 PQ/EE 还是选罐形时的隐藏考量。二是 Ku 不是你想填多满就填多满:手工绕线和机器绕线的 Ku 能差出 0.1,层间绝缘、安全爬电距离、出线头都会吃掉窗口。所以算完 Kg 选磁芯,永远留 20% 的窗口余量,否则到了绕线师傅手里就该骂娘了。


参考说明:参考自 geqianQWQ 同学阅读《Fundamentals of Power Electronics》的笔记,仅作理解线索;本文为结合自己理解重新整理的学习笔记,不涉及对原书的复制或翻译。

面向嵌入式学习者的硬件学习笔记