额外的开关损耗源 | 硬件学习笔记

4.6 额外的开关损耗源

到目前为止，我们聊的开关损耗主要来自晶体管自身的切换时间（比如感性负载下的开关过程）和二极管的反向恢复（以及 IGBT 的电流拖尾）。

这些是「主角」带来的损耗。

但现实中，损耗的来源往往比教科书上的理想模型更阴险。除了器件本身，电路里那些看不见摸不着的寄生参数——电容、电感、引线、封装——都在暗中作祟。它们存储能量，又在错误的时刻把能量释放出来，最终全部变成热量。

这一节，我们把这些「隐形杀手」抓出来示众。

4.6.1 器件电容与寄生电感：能量的仓库与坟场

我们先来看两个最容易让人忽视的角色：并联在开关两端的电容，和串联在回路里的电感。

这是一个反直觉的机制：

并联电容 $C$ 在开关导通时被短路，其中的能量瞬间在开关里泄放掉。串联电感 $L$ 在开关关断时被切断，其中的感应电压叠加在开关上，导致击穿风险或额外的损耗。

对于电容，充电的时候（开关关断）我们小心翼翼地给它存了能量，结果开关一导通，两端电压直接拉到 0。刚才存哪去了？全变成了开关内部的热量。对于电感，开关导通时电流流过它存了磁能，开关一关断试图打断电流，电感就会疯狂产生高压来维持电流——这部分能量最终要么击穿开关，要么在开关关断的瞬间耗散掉。

这两种损耗可以分别表示为：

\begin{aligned} W_{C} & = \sum_{i} \frac{1}{2} C_{i} V_{i}^{2} & (电容储能损耗) \\ W_{L} & = \sum_{j} \frac{1}{2} L_{j} I_{j}^{2} & (电感储能损耗) \end{aligned}

最典型的例子：半导体器件的输出电容

哪怕是 MOSFET 这样看起来很纯净的器件，内部也有物理结构带来的寄生电容。

拿一个普通的 Buck 变换器来看。

当 MOSFET 关断时，加在它漏源两端的电压很高，此时它的 $C_{d s}$ （漏源电容）以及反向二极管的结电容 $C_{j}$ 都是充满电的。注意，对于高频信号来说，输入电源 $V_{g}$ 相当于短路，所以这两个电容在物理上是并联的。

等开关一导通，这些电容直接被短路。啪！刚才存的电荷全部泄放，能量 $W_{C}$ 直接在 MOSFET 里面变成了热。

W_{C} = \frac{1}{2} (C_{d s} + C_{j}) V_{g}^{2} (4.42)

这里有个坑 你可能觉得 $C_{d s}$ 很小，几百皮法而已，没关系。但在高压应用（比如 400V 母线）下， $V^{2}$ 会惩罚你。通常电压超过 100V，这部分损耗就开始显著了。而且别忘了，你的驱动电路每次开关也要给栅极电容 $C_{g s}$ 充放电，这部分的损耗逻辑是一样的。

更复杂一点：MOSFET 的 $C_{d s}$ 是非线性的

公式 4.42 假设电容是线性的（常数）。但现实是残酷的。还记得 4.4.1 节提到的 MOSFET 结电容特性吗？ $C_{d s} (v_{d s})$ 并不是常数，它随着电压 $v_{d s}$ 的升高而急剧下降（耗尽层变宽）。它近似服从反平方根规律：

C_{d s} (v_{d s}) \approx \frac{C_{0}^{'}}{\sqrt{v_{d s}}}

那我们要怎么算它存的能量？不能直接用 $\frac{1}{2} C V^{2}$ 了，得积分。

W_{C d s} = \int v_{d s} i_{C} d t = \int_{0}^{V_{D S}} v_{d s} C_{d s} (v_{d s}) d v_{d s}

把那个反平方根关系代进去积分，结果是：

W_{C d s} = \frac{2}{3} C_{d s} (V_{D S}) V_{D S}^{2} (4.44)

看到了吗？虽然电容值随电压减小了，但能量依然是正比于 $V_{D S}^{2}$ 。 更有趣的是这个系数： $2 / 3$ 。 如果这是一个线性电容，系数应该是 $1 / 2$ 。因为它是非线性的，从损耗的角度看，这个非线性电容等效于一个数值为 $4 / 3$ 倍静态电容的线性电容。

这意味着什么？ 这意味着如果你只看数据手册上在 $V_{D S}$ 电压下的电容值来估算损耗，你会算错——实际损耗比线性估算要大。

还有 Schottky 二极管

我们说 Schottky 是多子器件，没有反向恢复问题，很快。但它有结电容。在刚才这种 Buck 电路里，MOSFET 导通瞬间，Schottky 的结电容 $C_{j}$ 存的能量照样会炸掉。虽然没有反向恢复电流，但 $C_{j}$ 的放电损耗依然存在。

串联电感的恶作剧

串联电感主要来自哪里？

变压器的漏感（Leakage Inductance，后面第 6 章会细讲）。
走线和封装的寄生电感（Package and Stray Inductances）。

在大电流应用中，哪怕几个纳亨的电感， $d i / d t$ 一上来，感应电压都能吓死人。这种电感会在开关关断瞬间产生电压尖峰，不仅增加损耗，还可能直接击穿器件。这就是为什么你在 PCB 布局时总是被告知「功率回路要小、要短」——本质上是在减小这个杀手级的寄生电感。

4.6.2 转嫁祸水：在无源元件里诱导出的损耗

我们常说「二极管反向恢复引起开关损耗」。这通常指它让晶体管（MOSFET 或 IGBT）在导通瞬间承受了高压大电流，导致晶体管发热。

**但二极管还有另一种更隐蔽的坏招：**它可以把损耗转嫁给电路里的电感和电容，即便晶体管是理想的，损耗依然会发生。

看这么一个模型：一个电压源 $v_{i} (t)$ （比如前级变换器的输出），一个电感 $L$ ，一个电容 $C$ （可能是二极管的结电容，也可能是并联的电容），还有一个硅二极管。

想象一下这个过程：

正向导通 ( $t_{0} \sim t_{1}$ )： $v_{i} (t) = V_{1}$ ，二极管导通，电感电流 $i_{L}$ 线性上升。二极管内部存储了少数载流子电荷。
电压反向 ( $t_{1}$ )：源电压突然变成负值 $- V_{2}$ 。
电流线性下降 ( $t_{1} \sim t_{2}$ )：电感受力 $- V_{2}$ ，电流开始下降。 关键点来了：虽然电流在减小，但二极管里的少子电荷消退得比电流慢（因为复合需要时间）。
过零点 ( $t_{2}$ )：电感电流 $i_{L}$ 降到了 0。按理说二极管该关了？不。因为二极管里还有残留的电荷！它依然保持着正向偏置。
反向抽走电荷 ( $t_{2} \sim t_{3}$ )：电感电流被迫变成负值！这个负电流就是在「打扫战场」，强行把二极管剩下的少子抽走。这段积分出来的面积，就是恢复电荷 $Q_{r}$ 。 $Q_{r} = - \int_{t_{2}}^{t_{3}} i_{L} (t) d t (4.45)$
收网时刻 ( $t_{3}$ )：二极管 PN 结附近的电荷终于清零，二极管瞬间恢复阻断能力。但此时，电感里流着巨大的反向电流（ $i_{L} (t_{3})$ 是一个很大的负值），而且这个电流必须得有个地方去——二极管刚关断，它只能流向电容 $C$ 。

Boom。

电感和电容构成了一个 LC 谐振腔。电感里的磁能 $\frac{1}{2} L i_{L}^{2} (t_{3})$ 开始往电容里倾倒，电压剧烈振荡。

我们可以算一下 $t_{3}$ 这一瞬间，电感里存了多少能量。在 $t_{2}$ 到 $t_{3}$ 期间，电感两端电压是 $- V_{2}$ 。能量输入电感的功率是 $v_{L} i_{L} = (- V_{2}) i_{L}$ 。积分一下：

W_{L} = \int_{t_{2}}^{t_{3}} (- V_{2}) i_{L} (t) d t

因为 $V_{2}$ 是常数，提出来，剩下的积分就是 $Q_{r}$ （取绝对值）。所以：

W_{L} = V_{2} Q_{r} (4.49)

这个公式极其漂亮：电感在恢复期间存入的能量，严格等于源电压乘以恢复电荷。

这部分能量随后就在 LC 回路里来回震荡（Ringing），变成热量散掉。

结论：即使你的开关是完美的，二极管的反向恢复电荷 $Q_{r}$ 依然会通过电感电容震荡把能量损耗掉。这就是为什么很多电路图里明明没有明显的大电阻，效率却依然上不去——因为损耗被转嫁到了寄生元件和二极管自身的动态电阻上。

4.6.3 效率 vs. 频率：由于损耗，频率是有上限的

现在把上面所有的损耗加在一起。

每一次开关周期，我们都要付出一次「过路费」：

W_{t o t} = W_{o n} + W_{o f f} + W_{D} + W_{C} + W_{L} + \dots (4.50)

$W_{o n}, W_{o f f}$ ：晶体管开关损耗。
$W_{D}$ ：二极管反向恢复损耗。
$W_{C}$ ：寄生电容充放电损耗。
$W_{L}$ ：寄生电感相关的损耗。

要算平均功率损耗 $P_{s w}$ ，就得乘以频率 $f_{s w}$ 。你切得越快，每秒交的费越多：

P_{s w} = W_{t o t} f_{s w} (4.51)

这还没完，变换器里还有导通损耗 $P_{c o n d}$ （第 3 章算的，跟电流平方成正比，跟频率关系不大），还有固定损耗 $P_{f i x e d}$ （比如控制芯片的供电）。

总损耗：

P_{l o s s} = P_{c o n d} + P_{f i x e d} + W_{t o t} f_{s w} (4.52)

这是一个关于频率 $f_{s w}$ 的线性方程。截距是 $P_{c o n d} + P_{f i x e d}$ ，斜率是 $W_{t o t}$ 。

这就引出了一个极其重要的临界频率概念： $f_{c r i t}$ 。

当开关损耗大到和其他损耗相等时：

P_{c o n d} + P_{f i x e d} = W_{t o t} f_{c r i t}

解出这个点：

f_{c r i t} = \frac{P_{c o n d} + P_{f i x e d}}{W_{t o t}} (4.53)

把效率随频率变化的曲线画出来。在频率较低时，损耗主要由导通损耗主导，效率比较平缓。一旦频率超过 $f_{c r i t}$ ，开关损耗就开始统治整个损耗分布。效率会随着频率线性急剧下降。

这对设计意味着什么？ 这意味着 $f_{c r i t}$ 是你的物理红绿灯。如果你想通过提高频率来减小电感电容体积（让变换器更小），你撞到的墙不是磁芯饱和，也不是二极管发热，而是效率雪崩。

下一章，当我们真正开始设计变换器时，你会发现，这不仅仅是一个公式，而是决定你体积、成本和发热量的最根本的约束条件。

参考说明：参考自 geqianQWQ 同学阅读《Fundamentals of Power Electronics》的笔记，仅作理解线索；本文为结合自己理解重新整理的学习笔记，不涉及对原书的复制或翻译。

4.6 额外的开关损耗源 ​

4.6.1 器件电容与寄生电感：能量的仓库与坟场 ​

4.6.2 转嫁祸水：在无源元件里诱导出的损耗 ​

4.6.3 效率 vs. 频率：由于损耗，频率是有上限的 ​

4.6 额外的开关损耗源

4.6.1 器件电容与寄生电感：能量的仓库与坟场

4.6.2 转嫁祸水：在无源元件里诱导出的损耗

4.6.3 效率 vs. 频率：由于损耗，频率是有上限的